电子产品世界

JEDEC 固态技术协会 （JEDEC Solid State Technology Association） 宣布发布最新的低功耗双倍数据速率 6 （LPDDR6） 标准 JESD209-6。

JESD209-6 LPDDR6 标准将显著提高一系列应用的内存速度和效率，包括移动设备和 AI 系统。新标准代表了内存技术的重大进步，提供了增强的性能、能效和安全性。

为了实现 AI 应用程序和其他高性能工作负载，LPDDR6 采用双子通道架构，允许灵活作，同时保持 32 字节的小访问粒度。此外，LPDDR6 还提供了各种新的关键功能，包括：

• 每个晶粒 2 个子通道，每个子通道 12 个数据信号线 （DQ），以优化通道性能。

• 每个子通道包括 4 个命令/地址 （CA） 信号，经过优化，可减少球数并提高数据访问速度。

• 静态效率模式旨在支持大容量内存配置并最大限度地提高存储区资源利用率

• 灵活的数据访问，动态突发长度控制，支持 32B 和 64B 访问。

• 动态写入 NT-ODT（非目标片上匹配）使存储器能够根据工作负载需求调整 ODT，从而提高信号完整性。

为了帮助满足不断增长的电源效率需求，与 LPDDR5 相比，LPDDR6 采用具有 VDD2 的较低电压和低功耗电源运行。此外，LPDDR6 需要两个用于 VDD2 的电源。其他省电功能包括交替时钟命令输入，以提高性能和效率。动态效率模式在低功耗、低带宽用例中使用单个子通道接口，同时支持部分自刷新和主动刷新，从而降低刷新功耗。低功耗动态电压频率调节 （DVFSL） 可在低频运行时降低 VDD2 电源，以最大限度地降低功耗。

与以前版本的标准相比，安全性和可靠性改进包括：

• 每行激活计数 （PRAC） 以支持 DRAM 数据完整性。

• Carve-out Meta 模式旨在通过为关键任务分配特定的内存区域来提高整体系统可靠性。

• 支持可编程链路保护方案和片上纠错码 （ECC）。

• 能够支持命令/地址 （CA） 奇偶校验、错误清理和内存内置自检 （MBIST），以增强错误检测和系统可靠性。

“LPDDR6 是 JC-42.6 低功耗存储器小组委员会成员多年努力的结晶，”JEDEC 董事会主席 Mian Quddus 说。LPDDR6 在能效、强大的安全选项和高性能之间取得平衡，是下一代移动设备、AI 和相关应用在注重功耗的高性能世界中蓬勃发展的理想选择。

关键词： JEDEC LPDDR6

加入微信
获取电子行业最新资讯
搜索微信公众号：EEPW
或用微信扫描左侧二维码