各种 IP Core和参考设计
rDark=#ffffff>1024点FFT快速傅立叶变换，16位数据输入/输出，带DMA功能，xilinx提供对数 可以计算以2，10，e为底的对数，将license添加到原有的MaxplusII或QuartusII的license中就可以直接使用，但源代码加密。 altera提供 平方根 硬件求解平方根的IP 将license添加到原有的MaxplusII或QuartusII的license中就可以直接使用，但源代码加密。 altera提供 基本数学运算库 包括各种用VHDL语言描述的基本数学运算单元，瑞典联邦技术研究院（ETH）提供
使用手册
VHDL代码
使用手册
对数 IP
使用手册
平方根 IP
使用说明
12
VHDL数学运算库1.0
| CRC校验代码自动生成工具 | 根据输入条件自动产生各种CRC的VHDL或verilog源程序 | 使用手册 | 在线运行 | |
| CRC校验参考设计 | IEEE 802.3 Cyclic Redundancy Check参考设计，xilinx提供 | 使用手册 | Verilog代码 | |
| CRC校验参考设计 | 可配置CRC参考设计 xilinx提供 | 使用手册 | VHDL代码和说明 | |
1
2
3
4
5
6
7
8
9
10
加入微信 相关文章
| ||||