各种 IP Core和参考设计
储器接口
SDR SDRAM控制器1 | 标准SRD SDRAM控制器参考设计，altera提供 | 使用手册 | VHDL代码 Verilog代码 | |
| SDR SDRAM控制器2 | 标准SRD SDRAM控制器参考设计，xilinx提供 | 使用手册 | VHDL代码 Verilog代码 | |
| SDR SDRAM控制器3 | 标准SDR SDRAM控制器参考设计，Lattice提供 | 使用手册 | Vrilog代码 | |
| SDR SDRAM控制器4 | SDRAM控制器参考设计,与上面略有不同，最早为MACH器件设计。Lattice提供 | 使用手册 | VHDL代码 Verilog代码 | |
| DDR SDRAM控制器1 | DDR（双速率）SDRAM控制器参考设计，altera提供 | 使用手册 | VHDL代码 Verilog代码 | |
| DDR SDRAM控制器2 | DDR（双速率）SDRAM控制器参考设计，xilinx提供 | 使用手册 | Verilog代码 | |
| ZBT SRAM控制器1 |
1
2
3
4
5
6
7
8
9
10
加入微信 相关文章
| |||