采用FPGA设计SDH光传输系统设备时钟
采用铷钟作为测试时钟基准源。基准时钟送TSP8500进行跟踪，同时送时间间隔分析仪。
TSP8500的系统时钟sysclkout的参考源，通过CPU接口选定为时钟基准源送来的2.048MHz时钟。由于系统时钟sysclkout输出为38.88MHz，不便于用时间间隔分析仪进行测试，所以采用外同步时钟ext_clk_out接口输出2.048MHz时钟送时间间隔分析仪进行TIE曲线的测试；而ext_clk_out时钟的参考源，则通过CPU接口选择sysclkout时钟。
在跟踪模式下，图2中的开关K闭合，测试24小时后得到的MTIE/TDEV曲线，如图3所示。
从图3的测试结论来看，TSP8500跟踪模式下的相位漂移特性满足ITU-T G.813建议要求。
跟踪24小时后，将图2的开关K断开，TSP8500的系统时钟自动进入保持工作模式，继续用时间间隔分析仪表测试24小时，得到保持模式下的MTIE/TDEV曲线，如图4所示。
从图4的测试结论来看，TSP8500芯片在保持模式下的相位漂移特性也满足ITU-T G.813建议要求。
采用单片FPGA实现的SEC芯片TSP8500，输出时钟满足其在SDH设备中应用的要求，各项时钟性能指标完全满足ITU-T G.813的相关建议要求。TSP8500芯片已在国内某著名通讯设备厂商开发的SDH设备中得到应用。
另外，TSP8500芯片所采用的FPGA，其成本低于10＄，远低于商用SEC芯片的价格，且功能可靠，具有相当高的性价比，有望得到更大规模的商用。
加入微信
获取电子行业最新资讯
搜索微信公众号：EEPW
或用微信扫描左侧二维码