数据锁存电路图

  作者:dolphin 时间:2012-07-23

  如图所示是由四2输入端与门CD4081、四R-S锁存触发器CD4043和六反相缓冲器/变换器CD4049构成的数据锁存电路,该电路主要用计算机中总线数据的传输和锁存。

数据锁存电路

数据锁存电路

  从图中我们看到该电路是一个相对容易理解的电路。CD4081的A端为读入数据输入端,而B端共同作为选通端ST。当ST为高电平时,数据就可以送至CD4043的S端,而CD4043的R端连接一起作为复位端。当R为高电平时,其复零。CD4043的ENABLE端用作三态功能控制,控制数据的输出。
  DIS为“1”时,ST为“1”,有下述关系:
   Q=ST×DIS×A
当ST为“0”时,数据锁存。
  每当接收新的数据时,使CD4043复位端R置为高电平,数据锁存。以上就实现了总线数据锁存功能。

关键词: 数据 锁存 电路图

加入微信
获取电子行业最新资讯
搜索微信公众号:EEPW

或用微信扫描左侧二维码

相关电路