5GHz WLAN CMOS正交下变频电路设计
测试中，下变频器的输出接50Ω负载，因此需要通过输出缓冲来增大其驱动能力。输出缓冲采用差分放大器的结构，与下变频器单元的输出直接耦合。在设计时考虑放大器增益的同时也需要考虑它的线性度。
模拟结果
本次设计采用了Cadence公司的Spectre模拟仿真工具对电路进行仿真。
应用Spectre里的周期性稳态分析pss（Periodic Steady State）工具和pnoise噪声分析工具进行模拟。根据802.11a协议及接收机系统结构的要求，我们对下变频器在125M（本振频率在1036M－1161M间变化）的带宽内进行了模拟仿真。从下变频器增益、1dB压缩点和三阶截点随频率变化的曲线可以看出，下变频器的各项性能随频率的变化很小，1dB压缩点为－6.6Bm，三阶截点（IIP3）为3.64dBm。50Ω负载输出增益为2.8dB，噪声系数为23dB。芯片采用1.8V标准电源供电，单个下混频器的功耗约为40mW。表1是对下变频器性能指标的总结。
1
2
加入微信
获取电子行业最新资讯
搜索微信公众号：EEPW
或用微信扫描左侧二维码
