电子产品世界
威廉希尔 官网app
EEPW观点
光电显示
论坛
博客
开发板试用
并行总线相关
降低任何嵌入式设计的体积和成本的常用方法是使用具有较少I/O引脚的通信总线。虽然从并行总线发展到串行总线可明显减小体积和降低成本,但是从一种串行总线发展为另一种具有较少引脚的串行总线也很有用。用串行总
2018-09-10
针对Flash存储特性的航天器大容量固态存储技术
2016-10-16
基于FPGA的ARM并行总线设计与仿真分析
2013-12-31
基于FPGA 的ARM 并行总线研究与仿真
2013-07-31
基于FPGA的ARM并行总线研究与仿真
2013-07-29
RocketIO的高速串行通道设计与验证
2008-05-19
点击查看更多