分频减法计数电路

  作者:dolphin 时间:2012-07-26

分频减法计数电路

  如图为可逆、可预置计数器CD4029构成的任意N分频减法计数电路图,U/D接L电平进行减法计数,B/D接L电平按BCD输出码进行计数,低位的Co进位到高位的CT输入进行进位计数,按BCD计数连接可实现0-299分频。
  该电路每当各级CD4029均计数到全零状态时,各级的Co=L电平,通过3输入NOR门译码就在PE端出现正脉冲,将各级预置设定数字并行置入内部,再开始新的计数循环,PE端出现的瞬变脉冲就是分频后的输出信号,其周期是计数时钟CLK(即fin)周期的N倍。

关键词: 减法 计数

加入微信
获取电子行业最新资讯
搜索微信公众号:EEPW

或用微信扫描左侧二维码

相关电路