MUX-DAC1时钟逻辑电路操作的时序电路图

  作者：dolphin 时间：2012-07-25
　　使用这种方法时，触发器要在时钟的下降沿进行状态更新，以消除DAC时钟信号的毛刺，两个MUX-DAC的输入时序要相同。

　　布线时要考虑延迟以确保满足两个触发器的建立和保持时间的要求，且在时钟为低时将SPB信号的脉冲应用于G1。否则，时钟信号可能会产生毛刺。同时建议使用无噪声电源为时钟同步电路供电，将抖动的引入减到最小。

所示逻辑电路操作的时序电路图



　　图：所示逻辑电路操作的时序图

　　

关键词： MUX-DAC1 时钟 逻辑 操作 时序 电路图

加入微信
获取电子行业最新资讯
搜索微信公众号：EEPW
或用微信扫描左侧二维码

相关电路