十进制余三码减法计数器电路图
作者:dolphin
时间:2010-09-01
连线:电源VCC、地GND;使能端有效、M=1作减法计数;连接输出端控制预置数控制端(LD)电路如图1所示。
十进制余三码减法计数器(异步预置数)
由此可见,基本方法中,无论加法还是减法计数器的实现方法都一样。只要注意:在设计中正确画出状态转换图;在电路接线中区分M=0(加法)、M=1(减法)。
![](https://webstorage.eepw.com.cn/images/2014/m/wx.png)
加入微信
获取电子行业最新资讯
搜索微信公众号:EEPW
或用微信扫描左侧二维码