电子产品世界

1)IDLE状态 系统上电或复位后，处于IDLE状态。在IDLE状态时，FPGA监测LHOLD信号，当单板计算机访问FPGA时，LHOLD信号变为高电平。FPGA监测到该高电平后，立即使LHOLDA信号为高电平，转入ADDR_S状态。
2)ADDR_S状态 在此状态下，FPGA监测ADS信号，当ADS信号变为低电平，地址信号LA[31：2]有效，同时对输入的读写信号进行判断，若为读操作，转入READ状态，若为写操作，转入WRITE状态。
3)WRITE状态 FPGA控制READY信号为低电平，以使总线上的数据有效，FPGA可以控制LBE[3：0]信号，以对传输的数据字节进行选取。并监测BLAST信号，当监测到BLAST信号为低电平时，表示传输最后一个数据，转入THE_END状态。
4)READ状态 同WRITE状态相似。
5)THE_END状态 数据传输结束，FPGA监测BLAST信号变为高电平同时将READY信号变为高电平。当LHOLD信号变为低电平后，LHOLDA信号变为低电平，转入IDLE状态，等待下一次传输。
3．3 光纤通信电路和控制模块设计
本设计中的光纤通信电路由并串转换电路和光传输电路组成。并串转换电路采用了TI公司的TLK1501芯片，通过内部的8B／10B编码，将16位并行数据分成2个8位数据进行编码，编码后的数据为20位，再通过并串转换发送出去；光传输电路采用FINISAR公司推出的FTLF1321SIM TL光模块，将串行数据进行光电转换输出。
光纤通信模块内部有一个状态机，上电或复位后，处于IDLE状态。模块对传送标志信号(TX_FLAG)监测，如果有传送标志(TX_FLAG=1)，转入TX_READY状态。在正常传送数据前，需要对芯片进行同步操作，模块控制信号TX-EN、TX-ER为00，连续发送3个空闲码，使TLK1501进入
同步模式，状态机转入TX_S状态。在TX_S状态下，如果发送有效数据，模块控制TX_EN、TX-ER为10，进行数据的正常发送，发送数据结束后，转入IDLE状态，等待下一次传输。在接收数据时，模块监测RX-DV，RX-ER信号，如果RX-DV，RX-ER为10，正常接收数据。模块设计的关键代码如下：


4 结论
本文通过对多种功能接口电路进行研究分析，最终实现了在同一块嵌入式板卡上集成光纤通信、A／D、D／A、CPCI总线、SDRAM存储、FLASH存储等功能。系统以FPGA芯片为处理核心，利用模块化的思想进行设计，使系统方便扩展、易于维护和升级。经过长期的工程实践验证，本系统运行可靠稳定，能够实现在复杂工业控制系统中对数据灵活控制、实时处理和高效传输。

关键词： CPCI 总线 数据处理