基于FPGA的8PSK软解调的研究与实现

时间:2011-03-30来源:网络

摘 要:先分析了8PSK 的软解调原理,针对最优的对数似然比(LLR)运算复杂度较高的特点,选用了相对简化的最大值(MAX)算法作为可编程逻辑门阵列(FGPA)硬件平台实现方案。随后,通过QUARTUS II 仿真平台对8PSK 软解调器进行了硬件描述语言(VHDL)的设计实现和功能仿真,并通过与LDPC 译码模块级联在Altera 公司的STratix II 系列FPGA 芯片上完成最终测试。通过与MATLAB 仿真结果进行比较,验证上述简化8PSK 软解调器设计的正确性和可行性。

  0 引言

  随着卫星通信服务业的发展,人们对服务质量的要求越来越高。2003 年,卫星数字视频广播(DVB-S2)系统采用了高效的低密度奇偶校验码(LDPC),提高了大约30%的带宽效率。众所周知,卫星通信系统中常用LDPC 与BCH 级联的前向纠错编码来获得较高的性能,为了达到这种性能要求,接收信号在解调部分需要使用软解调,因此在高阶调制系统(例如8PSK)中,需要一种合适的,简单易实现的软解调技术来对接收信号进行解映射。在传统的无线通信系统设计中,对数似然比(LLR)算法作为性能最优算法常被用于软判决技术中,然而由于该算法的复杂度过高,涉及到多次对数与指数运算,不适合于硬件实现,因此,很多简化软判算法相继出现。其中最大值(MAX)算法在LLR 算法的基础上简化了指数和对数运算,其硬件实现复杂度与LLR 相比大大降低,同时相比LLR 算法性能损失较小。因此,在通信系统硬件设计中,通常选用MAX 算法作为一种合适的软解调算法对接收信号进行软解调。

  这里首先分析了8PSK 软解调算法的复杂度以及MAX算法的基本原理,并在Altera 公司的Stratix II 系列FPGA芯片上实现了此软解调硬件模块,同时与LDPC 译码模块进行了联合验证。通过软硬件验证和分析表明,此设计在运算复杂度、吞吐量、最终误码性能上取得很好的折中。

  1 8PSK 软解调原理

  8PSK 的调制星座图如图1 所示,每个符号代表三个比特, 式(1)表示经过高斯白噪声信道后接收信号的概率密度函数,式(2)描述了星座图上每个星座点的值,Si 代表该星座图上1 到8 个星座点。

8PSK 调制星座

图1 8PSK 调制星座

1 2 3 4

关键词: FPGA 8PSK 软解调

加入微信
获取电子行业最新资讯
搜索微信公众号:EEPW

或用微信扫描左侧二维码

相关文章

查看电脑版